APLICACIONES TÉCNICAS DE INTEGRACIÓN [5]
La tecnología de Transistores de Efecto de Campo de PD. se ha desarrollado hasta tal punto, que se han fabricado en laboratorios de investigación de circuitos completos de PD. El rendimiento de estos circuitos esta determinado por la repetibilidad de las características del dispositivo activo y por la flexibilidad del diseño del circuito. El mayor rendimiento se obtiene diseñando para comformar amplias variaciones en las características del dispositivo y permitir una selección y ajuste de componentes en la disposición del circuito. La confiabilidad proyectada de los circuitos de PD es una de sus mayores ventajas. Esto se logra haciendo mínimo el numero de soldaduras o interconexiones soldadas, y en un circuito de PD completo, los únicos terminales conectados al sustrato son aquellos necesarios para conexiones externas. En un ensayo de laboratorio se han hecho trabajar continuamente por mas de 5000 horas 3 transistores de efecto de campo de PD, solos e incluidos en circuitos. El único cambio apreciable fue una desviación negativa de 10% en el nivel de referencia durante las primeras 50 horas. La resistencia a la radiación es otra ventaja importante de la tecnología de PD. Los TEC han sido expuestos a flujos integrados nucleares excediendo los 1016 neutrones cm2 y 2x1010 ergios/gr.(ºC), de radiación gamma. El único efecto fue una variación del 10% en el punto de polarización de la referencia, lo cual podría ser similar al efecto de envejecimiento hallado en los tres transistores de prueba. Estos resultados promisorios indican que la resistencia a la radiación es por lo menos, un orden de magnitud mejor que la de los transistores de juntura.
8.1- Integración y Secuencia de Deposición para el Amplificador Diferencial
El circuito de un Amplificador Diferencial es difícil de fabricar en forma microelectrónica, debido a los controles necesarios para producir dispositivos activos con características similares sin posibilidad de selección. Los TEC (FET) de PD se forman por sucesivas deposiciones en vacío de los electrodos fuente-drenaje, la capa semiconductora, la de aislamiento de la compuerta, y finalmente la compuerta. La disposición se muestra en sección transversal en la figura 8.1.
Figura Nº 8.1
Las características de un TEC, con los electrodos fuente-drenaje de 0,013 mm de ancho y 2,5 mm de longitud, a una corriente de drenaje ID de aproximadamente de 1 mA son:
Trasconductancia: gm = 500 – 2000 mhoms
Resistencia de drenaje: rd = 200 KΩ - 1 MΩ
Ganancia de Tensión: μ = gm . rd = 100 – 2000
El Amplificador Diferencial que se observa esquemáticamente en la figura 8.2(b) usa dispositivos activos; Q1 y Q2 como cargas para aumentar la ganancia. Q5 sirve como fuente de corriente para mejorar la relación de rechazo de modo común. Por lo tanto las resistencias de drenaje. rd de los dispositivos sirven como resistores de carga Rc y resistores de cátodo RK. Utilizando las ecuaciones simplificadas del amplificador diferencial, que son validas para RK (μ + 1) >> rd, la ganancia de tensión de salida simple A es:
()()()dentsalsalrRcRceeeA+=−=.2.212μ
Para este circuito Amplificador Diferencial: RK = rd = Rc En consecuencia para este circuito,
A = μ / 4 = 25 – 500.
La cifra de merito del amplificador diferencial es la relación de rechazo de modo común. Esta relación define la capacidad del amplificador para diferenciar entre señales de entrada de valores diferentes y señales de entrada de valores iguales. La relación de rechazo de modo común es: - gm. RK
()551dKKrRR++=μ
RK5 = 0 ;; rd5 = 200 KΩ a 1 MΩ
La relación de rechazo es por lo tanto 100 – 2000. Otras tres consideraciones en el diseño de este amplificador diferencial son:
** Los dispositivos activos de entrada de señal deben ser similares. Hay una gran probabilidad que la trasconductancia y las resistencias de drenaje de los TEC, sobre un sustrato pequeño, sean similares pero probablemente los puntos de polarización de los dispositivos de entrada tendrán que ajustarse externamente para equilibrar el amplificador. La dispersión en las características de los dispositivos, mencionadas anteriormente que causan una amplia variación en los parámetros del circuito, deberían producirse usualmente de sustrato a sustrato mas que entre dispositivos sobre un mismo sustrato. Esto exige clasificar los circuitos individuales por sus especificaciones características.
Tecnología Microelectrónica Pagina 2 Aplicaciones Técnicas de Integración Sección 8
** El uso de dispositivos activos como resistores de carga, para incrementar la ganancia hace que la estabilidad en los puntos de trabajo de cada uno de los dispositivos de carga, sea un parámetro critico. En la actualidad para lograr estabilidad ante cambios en las condiciones ambientales y largos periodos de trabajo estas cargas activas deben sustituirse por cargas resistivas, disminuyendo la ganancia del amplificador.
** Cualquier diferencia entre los factores de amplificación de los dispositivos amplificadores apareados, empeora la relación de rechazo de modo común.
8.1.1- Efectos Geométricos en la Disposición del Circuito.
En el diseño de la disposición deben considerarse las tolerancias de los resistores y capacitores, la disipación de potencia, los coeficientes de temperatura y otros factores que dependen de la geometría de la película y de las técnicas de disposición. Tanto en la formación de dispositivos activos como de componentes pasivos sobre un mismo sustrato, se vuelven sumamente importantes factores adicionales tale como la secuencia de deposición. La disposición del amplificador mostrado en la figura 8.1 ocupa 323 mm2. Los dispositivos activos se depositan en pares redundantes mostrados en sección transversal en la figura 8.1 lo cual permite una selección del mejor dispositivo para llevar al máximo rendimiento del circuito. Los resistores de polarización pueden ajustarse sobre mas de un 50% de su valor para compensar las variaciones en los puntos de dolarización de los dispositivos activos, mediante apertura de pasos en las redes de cortocircuitos de resistores. Todos los dispositivos activos tienen una configuración geométrica idéntica, elegida para adecuarse a los dispositivos experimentales utilizados en el laboratorio. Cuando deban producirse grandes cantidades de circuitos o cuando es de extrema importancia el tamaño, pueden elegirse otras configuraciones para adecuarse mejor al tamaño del sustrato y a la función del circuito. Los cambios de configuración no obstante afectaran el rendimiento inicial hasta que se desarrollen nuevos parámetros de deposición de dispositivos activos. En los circuitos que contienen dispositivos activos la secuencia de deposición del material tiene particular importancia. Las propiedades de la película semiconductora utilizada en los transistores de efecto de campo, se ven afectadas por las variaciones de temperatura del sustrato durante el proceso de formación. El orden de la deposición debe ser tal que puedan depositarse primero aquellas películas que requieran temperaturas de formación del sustrato más altas. Para los sustratos de deposición al vacío a presiones de 10-5 a 10-7 TORR, seguido del procedimiento de limpiado ultrasónico usual.
8.1.2- Secuencia de Deposición para el Amplificador Diferencial.
El circuito se forma con mascaras de molibdeno en 6 deposiciones y utilizando 4 materiales, cuyos parámetros figuran en la tabla. El primer material depositado es nicromo. Este forma las orejas o zonas base en las cuales se hacen las conexiones externas figura 8.2(a); los electrodos fuente-drenaje para los dispositivos activos y las orejas de terminación y redes de ajuste para los resistores. El nicrome se deposita primero debido a la elevada temperatura de sustrato que requiere para adherirse. Se utiliza este material porque forma una superficie de adherencia dura apropiada para realizar la soldadura con electrodo partido y porque es capaz de soportar las tensiones causadas por la disposición de película en varias capas. La segunda deposición es la del material semiconductor, Seleniuro de Cadmio, el cual se usa para las capas activas de los FET y también para los resistores de dolarización. El seleniuro de cadmio se deposita y recuece a 250ºC durante 2 minutos. A 250ºC la resistencia fuente-drenaje es de 0,5 a 1 MΩ a través de un espaciado entre electrodos fuente-drenaje de 0,013 mm de ancho y 2,54 mm de largo.
Se puede utilizar la película semiconductora para formar resistores eliminando así la necesidad de una deposición adicional. Este procedimiento es aceptable, debido a que la función de estos resistores es establecer puntos de trabajo apropiados para las fuentes de corriente mediante la correcta relación de resistencias. Los valores absolutos de los resistores y los coeficientes de temperatura
no son críticos. El tercer material que se deposita es el Monóxido de Silicio SiO, el cual forma una capa sobre el semiconductor. El valor de la resistencia fuente –drenaje cambia varios ordenes de magnitud durante la deposición, quedando su valor final a 25ºC entre 1 KΩ y 5 KΩ. Esto significa que la película de CdSe después de ser cubierta por la capa de SiO, tiene una resistividad
superficial que varia entre 200 KΩ y 1 MΩ por cuadro. Puesto que la impedancia de entrada de CC de la compuerta del transistor es mayor que 108 Ω, los resistores de polarización pueden tener una resistencia de entrada paralelo de hasta 107 Ω, sin degradar las características del transistor. El aluminio que se deposita luego, se utiliza como material conductor de interconexionado. este es
un material de baja resistencia, el cual aunque se deposite con bajas temperaturas de sustrato, presentara una adherencia confiable. Además se utiliza como electrodo de la compuerta de los dispositivos activos. El aluminio se deposita dos veces. Primero se depositan los electrodos de compuertas de los dispositivo y porciones de las redes de interconexión bajo los puntos de cruce.
Seguidamente se saca el sustrato del sistema de vacío y se miden las características del dispositivo. Aquellos sustratos que tienen dispositivos activos con valores aceptables de los parámetros se reinsertan en el sistema de vacío. El SiO y Al que se depositan luego, forman los puntos de cruce e interconexiones restantes. La operación final consiste en la aislamiento por corte de los dispositivos activos de los pares redundantes que no se utilicen. Las relaciones de resistores requeridas se obtiene mediante la apertura de pasos en redes de cortocircuito de resistores. Los materiales tratados aquí, pueden sustituirse con igual resultado por otros
Tecnología Microelectrónica Pagina 3 Aplicaciones Técnicas de Integración Sección 8
dieléctricos y materiales metálicos. Después del establecimiento de los parámetros de deposición requeridos, podrían
Figura Nº 8.2 Deposición del Sustrato para un Amplificador Diferencial en PD
Figura Nº 8.2(b) Esquema de Amplificador según Sustrato y la Deposición
Tecnología Microelectrónica Pagina 4 Aplicaciones Técnicas de Integración Sección 8
eliminarse los dispositivos redundantes y para producciones masivas seria innecesario, para examinar el sustrato, abrir la campana de vacío. El circuito de prueba del TEC funciono con una relación de rechazo de modo común mayor que 100 y una ganancia de 20.
Tabla de Materiales por Orden de Deposición par Circuitos de PD
Material
Temperatura del Sustrato
Velocidad de Evaporación
Espesor de la Película
(ºC)
Ángstrom por minuto
Ángstrom
1- Nicromo
200
2.000
2.000
2- Seleniuro de CadmioSeCd
200
10.000
8.000
3- Monóxido de Silicio SiO
50
2.000
1.400
4- Aluminio Al
50
2.000
1.000
8.2 ENCAPSULADO FUNCIONAL APLICADO AL DISEÑO DE UN COMPUTADOR [ 13 ]
El encapsulado se refiere al modo en que se montan físicamente los circuitos individuales en un sistema de trabajo. Para una computadora con CI, la primera consideración del encapsulado es como se conectan eléctricamente entre sí las pastillas ó chips individuales y de que forma se sujetan mecánicamente. Lo que constituye un problema en el encapsulado, son las restricciones sobre el numero de terminales de interconexiones que pueden agregarse a cada pastilla. Estas nuevas restricciones en CI, siempre hacen pensar en futuras computadoras del tamaño de una estampilla pero con un cable de entrada-salida de 15 cm de largo. A esto se asemejaran las próximas computadoras de CI.
Figura Nº 8.3 Sumador Binario Completo en un Chip (pastilla)
Figura Nº 8-4 Versión Mejorada de la Fig. 8-3
En la figura 8.3 se desarrollo dicha función con el menor numero de compuertas NO-Y. En la figura 8.4 tiene la misma cantidad de circuitos NO-Y pero menos cruces. Nótese que produce el complemento de la SUMA y no el valor verdadero.
Regla Empírica Nº 1. El aumento de la densidad del circuito sobre la pastilla, llevara a un correspondiente incremento en el numero de terminales entrada / salida I/O, hasta que la lógica sobre la pastilla alcance un nivel funcional. Luego a partir de allí disminuirá el numero de terminales.
La relación terminales a circuitos sobre la pastilla de la figura 1 si el diseñador hubiera dispuesto el circuito sobre 2 pastillas como en la figura 8.5. El numero de terminales por pastilla habría aumentado de 5 a 7 mientras que el numero de circuitos por pastilla habría disminuido de 8 a 4. Peor aun de haber puesto solo uno de los 3 circuitos de entrada de la figura 8.5 sobre una única pastilla, esta hubiera tenido 4 terminales y solamente un circuito. El ejemplo resulta obvio al representarlo gráficamente. Como se observa en la
Tecnología Microelectrónica Pagina 5 Aplicaciones Técnicas de Integración Sección 8
figura 8.6 , a medida que aumenta la densidad de circuitos por pastilla hay incrementos y caídas en forma de diente de sierra en la cantidad de terminales hasta alcanzar un nivel funcional. El ejemplo se repite con mayores incrementos en la densidad del circuito. A pesar del uso correcto de la regla Nº 1 el problema de la densidad de terminales o de interconexiones
seguirá siendo el factor critico.
Figura Nº 8.5 Sumador Completo en dos Pastillas
En la figura 8.5 el circuito de la figura 8.3 se redistribuyo en dos pastillas con cuatro circuitos cada una. Así se necesitara el triple de conexiones entrada-salida I/O.
Regla Empírica Nº 2. Las trayectorias de control tienden a tener relaciones terminal-circuito mas elevadas que las de datos. Tienden a extenderse mas, emitir y recibir señales de mas lugares que las trayectorias de datos. Dicho de otra manera para una relación dada de terminales a circuito, se puede como regla poner mas lógica de en camino de datos, que lógica de control sobre una pastilla. Aquí la relación terminales a circuitos es la misma pero la cantidad de lógica es diferente. Por supuesto hay muchas excepciones a estas reglas.
Regla Empírica Nº 3. Cuando se cruzan sobre una pastilla las trayectorias de control y de datos, los terminales adicionales necesarios para estas ultimas, pueden aumentar más rápido que los de las trayectorias de control encapsuladas. Un ejemplo de
Tecnología Microelectrónica Pagina 6 Aplicaciones Técnicas de Integración Sección 8
encapsulado funcional que confirma esta regla es el desplazador de 4 vías de la figura 8.7. Si el primer bit fuera encapsulado sobre una pastilla, requería 4 líneas de control y 5 de datos (4 de entrada y 1 de salida. Pero si el 1º y 2º bit estuvieran sobre la
pastilla,
Figura Nº 8.6 Conexiones VS. Densidad de Circuitos
Figura Nº 8.7 Cuando se Juntan las Rutas de Control y Datos Cada tipo de ruta se comporta de manera distinta ante incrementos en la complejidad de la pastilla. En este desplazador de 4 vías el numero de terminales de las trayectorias de datos se duplica por cada bit agregado, pero el numero de terminales de las trayectorias de control permanece igual. El propósito de este circuito es desplazar los bits desde cero a tres posiciones del registro a la izquierda.
----------------------------------------------------------------------------------------------------
se necesitarían 7 líneas de datos, mientras que permanecería constante el numero de líneas de control; las conexiones de control para el primer bit sobre la pastilla se extenderían al 2º bit. De este modo se requieren para el primer bit de desplazamiento 9 terminales y 5 circuitos; para los dos primeros bits: 11 terminales y 10 circuitos; para los tres primeros: 13 terminales y 15 circuitos y así sucesivamente. El conocimiento de la regla Nº 3 ayudara al diseñador a sacar ventaja de situaciones similares a ésta, donde permanezca baja la densidad terminal-control.
Regla Empírica Nº 4. La codificación de la señal seguida por descodificación de circuitos de control sobre pastilla, puede disminuir los terminales de entrada. Si se hubiera utilizado codificación en las trayectorias de control, los 4 terminales de control que se ven en la figura 8.7 se podría haber reducido a 2; pero habría sido necesario agregar dos circuitos sobre la pastilla como en la figura 8.8,
Tecnología Microelectrónica Pagina 7 Aplicaciones Técnicas de Integración Sección 8
para decodificar las señales de control. Esta regla se usa generalmente solo con los caminos de control puesto que los de datos están codificados como para lograr un almacenamiento de datos económico. Al codificar líneas el diseñador encontrara algunas veces que los niveles lógicos agregados tienden a hacer más lenta su computadora, de modo que la codificación debería hacerse con cuidado. Este es un ejemplo del problema general con que se encontraran los diseñadores al comienzo de su trabajo en este campo. Las consideraciones de encapsulado están en contra de los beneficios que se derivan de un gran incremento en la densidad.
Figura Nº 8.8 Sumando Circuitos sobre la Pastilla para ahorrar conexiones. Sise codificara la señal de control, el desplazador de la figura 8.7 necesitaría solo dos entradas de desplazamiento en lugar de 4. Deben sumarse a la pastilla 2 inversores para decodificar las señales.
---------------------------
Regla Empírica Nº 5. Frecuentemente los intentos para obtener mayores incrementos de densidad, llevaran a aumentos tanto en el numero de circuitos sobre una pastilla, como en el numero de niveles lógicos requeridos. Hay varias razones para esto. Un ejemplo es la codificación de líneas consecuencia de las limitaciones de terminales, tal como se menciono anteriormente. La figura 8.8 ilustra lo que ocurre para el desplazador en una pastilla, cuando se necesita codificar las líneas de control debido a una limitación del numero de terminales a 7. Para ahorrar los dos terminales necesarios, se suman al total dos circuitos y tal vez un nivel lógico. En la figura 8.9 se da otro ejemplo donde se inserta un inversor en el camino de datos de los bits de memoria para ahorrar un terminal en el modulo de disparo. El diagrama se dispuso para acentuar el hecho que el complemento del dato esta disponible, convenientemente en los bits de memoria. Sin embargo el complemento se crea nuevamente sobre la pastilla mediante el inversor adicional para ahorrar un terminal. Se puede agregar ciertos refinamientos como transporte rápido para elevar la velocidad del sumador, desplazamiento paralelo en lugar de serie y registros apilados para separar la memoria o dispositivos de entrada-salida.
Figura Nº 8.9 Otro Ejemplo para Ahorrar una Conexión
Aquí a pesar que esta disponible y próximo el complemento del dato, el diseñador decide ahorrar ahorrar un terminal de conexión produciendo de nuevo el complemento sobre la pastilla, mediante la adición de un circuito inversor. El modulo de disparo que se muestra aquí como una pastilla individual, podría ser parte de una pastilla mayor.
------------------------------------------------------------------
El diseñador de CI debe recurrir a encapsulados funcionales. Tendrá que elaborar tantas interconexiones de bloques de circuitos como sea posible de tal suerte que se reduzca al mínimo él numero de terminales. En la figura 8.10 se ilustra lo inevitable del encapsulado funcional para pastillas monolíticas. La pastilla A restringida a 10 terminales, puede incorporar tres circuitos de uso general. Si se ponen mas circuitos sobre la pastilla sin exceder la limitación de 10 terminales y sin restricciones en la utilización de los circuitos, la única alternativa consiste en utilizar interconexiones funcionales como en la pastilla B. El fabricante de dispositivos que haga
Tecnología Microelectrónica Pagina 8 Aplicaciones Técnicas de Integración Sección 8
pastillas (chips) funcionales dealta densidad como sumadores binarios completos, dos Y, manejando una O con un inversor, un flip-flop ó un registro de posición. En las computadoras actuales hay muy pocas combinaciones lógicas de niveles de funcionales que se
usen de modo repetido en forma suficiente como para justificar que se hagan en forma integrada.

http://www.edutecne.utn.edu.ar/microelectronica/08-APLICACIONES%20TECNICAS%20DE%20INTEGRACION.pdf

Danny Camperos

CRF